연산 증폭기를 켭니다. 연산 증폭기. 종류와 작품. 영양과 특징. 공통 모드 거부 모드

연산 증폭기는 신호 합산, 미분, 적분, 반전 등 다양한 작업을 수행하는 데 종종 사용됩니다. 또한 연산 증폭기는 고급 기술로 개발되었습니다.
평형 증폭 회로.

연산 증폭기– 아날로그 및 디지털 기술 모두에서 다양한 목적을 위해 정보 신호를 생성하고 변환하기 위해 현대 회로에서 널리 사용되는 범용 기능 요소입니다. 증폭기 유형을 더 자세히 살펴 보겠습니다.

반전 증폭기

간단한 반전 증폭기의 회로를 고려하십시오.

a) 저항 R2의 전압 강하는 Uout과 같습니다.

b) 저항 R1의 전압 강하는 Uin과 같습니다.

Uout/R2 = -Uin/R1 또는 전압 이득 = Uout/Uin = R2/R1.

피드백이 어떻게 작동하는지 이해하기 위해 특정 전압 레벨(예: 1V)이 입력에 적용된다고 가정해 보겠습니다. 보다 구체적으로 저항 R1의 저항은 10kOhm이고 저항 R2의 저항은 100이라고 가정해 보겠습니다. k옴. 이제 출력 전압이 제어를 벗어나 0V가 되었다고 상상해 보십시오. 무슨 일이 일어날까요? 저항 R1 및 R2는 반전 입력의 전위가 0.91V와 동일하게 유지되는 전압 분배기를 형성합니다. 연산 증폭기는 입력 간의 불일치를 감지하고 출력의 전압이 감소하기 시작합니다. 이러한 변화는 출력 전압이 -10V에 도달할 때까지 계속되며, 이 시점에서 연산 증폭기 입력의 전위는 접지 전위와 같아집니다. 마찬가지로, 출력 전압이 더 감소하기 시작하고 -10V보다 더 음이 되면 반전 입력의 전위가 접지 전위보다 낮아지고 결과적으로 출력 전압이 상승하기 시작합니다.

이 회로의 단점은 특히 일반적으로 저항 R1이 작은 고전압 이득(폐쇄 피드백 회로 포함)을 갖는 증폭기의 경우 입력 임피던스가 낮다는 것입니다. 이 단점은 아래 그림 1에 제시된 다이어그램에 의해 제거됩니다. 4.

비반전 증폭기. DC 증폭기.

그림의 다이어그램을 살펴보겠습니다. 4. 분석은 매우 간단합니다: UA = Uin. 전압 UA는 전압 분배기에서 제거됩니다. UA = Uout R1 / (R1 + R2). UA = Uin이면 이득 = Uout / Uin = 1 + R2 / R1입니다. 이것은 비반전 증폭기이다. 우리가 사용할 근사치에서 이 증폭기의 입력 임피던스는 무한대입니다(411 유형 연산 증폭기의 경우 1012Ω 이상이고 바이폴라 트랜지스터 연산 증폭기의 경우 일반적으로 108Ω을 초과합니다). 이전 경우와 마찬가지로 출력 임피던스는 옴의 분수와 같습니다. 반전 증폭기와 마찬가지로 입력 전압이 변할 때 회로의 동작을 면밀히 살펴보면 예상대로 작동한다는 것을 알 수 있습니다.

AC 증폭기

위의 회로도 DC 증폭기이다. 신호 소스와 증폭기가 교류를 통해 서로 연결된 경우 그림 1과 같이 입력 전류(크기가 매우 작음)에 대해 접지를 제공해야 합니다. 5. 다이어그램에 표시된 구성 요소 값의 경우 전압 이득은 10이고 -3dB 지점은 16Hz의 주파수에 해당합니다.

AC 증폭기. AC 신호만 증폭되는 경우 특히 증폭기의 전압 이득이 높은 경우 DC 신호의 이득을 1로 줄일 수 있습니다. 이를 통해 항상 존재하는 유한한 "입력 기준 전단 응력"의 영향을 줄이는 것이 가능합니다.

그림에 표시된 회로의 경우 도 6에서, -3dB 지점은 17Hz의 주파수에 대응하고; 이 주파수에서 커패시터 임피던스는 2.0kOhm입니다. 커패시터는 커야 합니다. AC 증폭기를 구축하기 위해 고이득 비반전 증폭기를 사용하는 경우 커패시터가 지나치게 커질 수 있습니다. 이 경우 커패시터 없이 수행하고 오프셋 전압을 0이 되도록 조정하는 것이 좋습니다. 다른 방법을 사용할 수 있습니다. 저항 R1 및 R2의 저항을 높이고 T 자형 분배 회로를 사용하십시오.

설계자가 항상 추구하는 높은 입력 임피던스에도 불구하고 비반전 증폭기 회로가 반전 증폭기 회로보다 항상 선호되는 것은 아닙니다. 나중에 살펴보겠지만 반전 증폭기는 연산 증폭기에 그렇게 높은 요구 사항을 적용하지 않으므로 약간 더 나은 특성을 갖습니다. 또한 가상 접지 덕분에 서로 영향을 주지 않고 신호를 결합하는 것이 편리합니다. 마지막으로 문제의 회로가 다른 연산 증폭기의 출력(안정)에 연결된 경우 입력 임피던스의 값은 무관합니다. 어떤 경우에도 이전 단계는 10kOhm 또는 무한대가 될 수 있습니다. 후속 기능과 관련하여 기능을 수행합니다.

연발총

그림에서. 그림 7은 연산 증폭기를 기반으로 한 이미터형 팔로워를 보여줍니다.

저항 R1의 저항이 무한대이고 저항 R2의 저항이 0(이득 = 1)인 비반전 증폭기에 지나지 않습니다. 리피터로만 사용하도록 설계된 특수 연산 증폭기가 있으며 향상된 특성(주로 더 빠른 속도)을 가지고 있습니다. 이러한 연산 증폭기의 예로는 LM310 또는 OPA633 회로와 TL068 회로(트랜지스터에서 사용 가능)와 같은 단순화된 회로가 있습니다. 3개의 단자로 구성된 패키지).

단위 이득을 갖는 증폭기는 절연 특성(높은 입력 임피던스 및 낮은 출력)을 갖기 때문에 버퍼라고도 합니다.

연산 증폭기 작업 시 기본 주의 사항

1. 규칙은 활성 모드에 있는 모든 연산 증폭기에 유효합니다. 입력과 출력은 과부하되지 않습니다.

예를 들어, 앰프의 입력에 너무 많은 신호를 적용하면 UКК 또는 UЭЭ 레벨 근처에서 출력 신호가 차단됩니다. 출력 전압은 차단 전압 레벨로 고정되어 있지만 입력 전압은 변할 수밖에 없습니다. 연산 증폭기의 출력 스윙은 공급 전압 범위보다 클 수 없습니다(일부 연산 증폭기의 출력 스윙은 하나 또는 다른 공급 전압으로 제한되어 있지만 일반적으로 공급 전압 범위보다 2V 낮음). 연산 증폭기 기반 전류 소스의 출력 안정성 범위에도 유사한 제한이 적용됩니다. 예를 들어, 부동 부하가 있는 전류원에서 전류의 "정상" 방향(전류의 방향은인가된 전압의 방향과 일치함)을 갖는 부하의 최대 전압 강하는 UКК - Uin이며 전류의 반대 방향(이 경우 부하는 매우 이상할 수 있습니다. 예를 들어 직접 충전 전류를 얻기 위해 역방향 배터리가 포함될 수 있거나 유도성이 있어 방향이 바뀌는 전류와 함께 작동할 수 있습니다) -Uin - UEE.

2. 피드백은 부정적이어야 합니다. 이는 무엇보다도 반전 입력과 비반전 입력을 혼동해서는 안 된다는 것을 의미합니다.

3. 연산 증폭기 회로에는 DC 피드백 회로가 있어야 합니다. 그렇지 않으면 연산 증폭기가 확실히 포화 상태가 됩니다.

4. 많은 연산 증폭기는 최대 차동 입력 전압이 상당히 낮습니다. 반전 입력과 비반전 입력 간의 최대 전압 차이는 두 전압 극성 모두에서 5V로 제한될 수 있습니다. 이 조건을 무시하면 큰 입력 전류가 발생하여 성능이 저하되거나 연산 증폭기가 파손될 수도 있습니다.

"피드백"(FE)의 개념은 가장 널리 퍼져 있는 개념 중 하나로 오랫동안 좁은 기술 분야를 넘어 이제는 넓은 의미로 사용되고 있습니다. 제어 시스템에서 피드백은 출력 신호를 설정점과 비교하고 적절하게 수정하는 데 사용됩니다. 예를 들어 도로를 따라 이동하는 자동차를 운전하는 과정과 같이 무엇이든 "시스템" 역할을 할 수 있습니다. 운전자는 출력 데이터(자동차의 위치 및 속도)를 모니터링하여 예상 값과 비교합니다. ​그리고 그에 따라 입력 데이터를 조정합니다(스티어링 휠, 속도 스위치, 브레이크 사용). 증폭기 회로에서 출력 신호는 입력 신호의 배수여야 하므로 피드백 증폭기에서는 입력 신호가 출력 신호의 특정 부분과 비교됩니다.

피드백에 관한 모든 것

부정적 피드백출력 신호를 다시 입력으로 전송하는 과정으로, 입력 신호의 일부가 소멸됩니다. 이는 이득 감소로만 이어질 어리석은 생각처럼 보일 수 있습니다. 이는 1928년에 부정적인 피드백 특허를 시도한 Harold S. Black이 받은 피드백과 정확히 같습니다. "우리의 등압은 영구 운동 기계처럼 취급되었습니다"(IEEE Spectrum 매거진, 1977년 12월). 실제로 네거티브 피드백은 이득을 감소시키지만 동시에 회로의 다른 매개변수를 개선합니다. 예를 들어 왜곡과 비선형성을 제거하고 주파수 응답을 평활화하며(원하는 특성에 맞게 조정) 다음과 같은 동작을 만듭니다. 회로는 예측 가능하다. 네거티브 피드백이 깊을수록 증폭기의 외부 특성은 피드백이 없는 개방형 피드백이 있는 증폭기의 특성에 덜 의존하며 궁극적으로 피드백 회로 자체의 특성에만 의존하는 것으로 나타났습니다. 연산 증폭기는 일반적으로 깊은 피드백 모드에서 사용되며 피드백 없는 개방 루프 전압 이득은 이러한 회로에서 수백만에 이릅니다.

피드백 회로는 주파수에 따라 달라질 수 있으며 게인은 특정 방식으로 주파수에 따라 달라집니다(예: RIAA 표준을 사용하는 플레이어의 오디오 프리앰프). 피드백 회로가 진폭 의존적이면 증폭기는 비선형 특성을 갖습니다(이러한 회로의 일반적인 예는 대수 증폭기입니다. 여기서 피드백 회로는 다이오드의 전류 IK에 대한 전압 UBE의 대수 의존성을 사용합니다. 트랜지스터). 피드백은 전류 소스(무한대에 가까운 출력 임피던스) 또는 전압 소스(0에 가까운 출력 임피던스)를 형성하는 데 사용될 수 있으며 매우 높거나 매우 낮은 입력 임피던스를 생성하는 데 사용될 수 있습니다. 일반적으로 피드백이 도입되는 매개변수는 피드백을 통해 개선됩니다. 예를 들어 피드백을 위해 출력 전류에 비례하는 신호를 사용하면 좋은 전류 소스를 얻을 수 있습니다.

피드백은 긍정적일 수 있습니다. 예를 들어 발전기에 사용됩니다. 이상하게도 네거티브 OS만큼 유용하지는 않습니다. 오히려 이는 문제와 관련이 있습니다. 왜냐하면 네거티브 피드백이 있는 회로에서는 고주파수에서 상당히 큰 위상 변이가 발생하여 포지티브 피드백과 원치 않는 자체 발진이 나타날 수 있기 때문입니다. 이러한 현상이 발생하기 위해서는 큰 노력을 기울일 필요는 없지만 원하지 않는 자체 진동을 방지하기 위해 보정 방법이 사용됩니다.

연산 증폭기

대부분의 경우 피드백 회로를 고려할 때 연산 증폭기를 다루게 됩니다. 연산 증폭기(op-amp)는 매우 높은 이득과 단일 종단 입력을 갖춘 DC 차동 증폭기입니다. 연산 증폭기의 프로토타입은 두 개의 입력과 하나의 불균형 출력을 갖춘 클래식 차동 증폭기일 수 있습니다. 그러나 실제 연산 증폭기는 훨씬 더 높은 이득(보통 105 - 106 정도)과 더 낮은 출력 임피던스를 가지며 출력 신호가 전체 공급 전압 범위(일반적으로 분할 전원 공급 장치)에 걸쳐 거의 달라질 수 있다는 점에 유의해야 합니다. ±15V가 사용됩니다.)

"+" 및 "-" 기호는 한 입력이 항상 다른 입력보다 더 긍정적이어야 한다는 의미는 아닙니다. 이러한 기호는 단순히 출력 신호의 상대 위상을 나타냅니다(회로가 네거티브 피드백을 사용하는 경우 중요함). 혼동을 피하기 위해 입력을 "플러스" 및 "마이너스" 입력보다는 "반전" 및 "비반전"이라고 부르는 것이 좋습니다. 다이어그램에는 연산 증폭기와 접지용 핀에 대한 전원 공급 장치의 연결이 표시되지 않는 경우가 많습니다. 연산 증폭기는 엄청난 전압 이득을 가지며 피드백 없이는 (드문 경우를 제외하고) 사용되지 않습니다. 연산 증폭기는 피드백과 함께 작동하도록 설계되었다고 말할 수 있습니다. 피드백이 없는 회로의 이득은 너무 높아 닫힌 피드백 루프가 있는 경우 증폭기의 특성은 피드백 회로에만 의존합니다. 물론 좀 더 면밀히 연구해 보면 그러한 일반화된 결론이 항상 사실은 아니라는 것이 밝혀져야 합니다. 먼저 연산 증폭기의 작동 방식을 살펴보고 필요에 따라 더 자세히 연구하겠습니다.

업계에서는 말 그대로 수백 가지 유형의 연산 증폭기를 생산하며, 이들 모두는 서로 다른 장점을 갖고 있습니다. 내셔널 세미컨덕터(National Semiconductor)가 시장에 출시한 LF411(또는 간단히 "411")과 같은 매우 우수한 회로가 널리 보급되었습니다. 모든 연산 증폭기와 마찬가지로 이 장치는 이중 행 미니 DIP 핀아웃이 있는 소형 패키지에 들어 있는 작은 장치입니다. 이 계획은 저렴하고 사용하기 쉽습니다. 업계에서는 이 회로(LF411A)의 개선된 버전과 소형 패키지에 내장되고 두 개의 독립적인 연산 증폭기("이중" 연산 증폭기라고도 하는 LF412 유형 회로)를 포함하는 요소를 생산합니다. 전자 회로 설계의 좋은 출발점으로 LF411 회로를 권장합니다.

411 유형 회로는 24개의 트랜지스터(21개의 바이폴라 트랜지스터, 3개의 전계 효과 트랜지스터, 11개의 저항기 및 1개의 커패시터)를 포함하는 실리콘 다이입니다. 그림에서. 그림 2는 하우징 터미널에 대한 연결을 보여줍니다.

하우징 커버의 점과 끝 부분의 노치는 핀 번호를 매길 때 기준점을 나타내는 역할을 합니다. 대부분의 전자 회로 하우징에서 핀 번호는 하우징 커버 쪽에서 시계 반대 방향으로 지정됩니다. "제로 설정"(또는 "밸런스", "조정") 핀은 연산 증폭기에서 발생할 수 있는 작은 비대칭성을 제거하는 데 사용됩니다.

중요한 규칙

이제 피드백 루프에서 연산 증폭기의 동작을 결정하는 가장 중요한 규칙에 대해 알아 보겠습니다. 그것은 삶의 거의 모든 경우에 해당됩니다.

첫째, 연산 증폭기는 전압 이득이 너무 커서 입력 사이의 전압이 밀리볼트의 몇 분의 1만큼 변화하면 출력 전압이 전체 범위에 걸쳐 변경되므로 이 작은 전압을 고려하지 않고 규칙 I을 공식화합니다. :

I. 연산 증폭기의 출력은 입력 간의 전압 차이가 0이 되도록 보장하는 경향이 있습니다.

둘째, 연산 증폭기는 매우 적은 입력 전류를 소비합니다(LF411 유형 연산 증폭기는 0.2nA를 소비하고 FET 입력이 있는 연산 증폭기는 약 피코암페어를 소비합니다). 더 깊이 들어가지 않고 규칙 II를 공식화해 보겠습니다.

II. 연산 증폭기 입력은 전류를 소비하지 않습니다.

여기서 설명이 필요합니다. 규칙 I은 연산 증폭기가 실제로 입력 전압을 변경한다는 의미는 아닙니다. 이건 불가능 해. (이것은 규칙 II와 일치하지 않습니다.) 연산 증폭기는 입력 상태를 "추정"하고 외부 피드백 회로의 도움으로 출력에서 ​​입력으로 전압을 전송하여 결과적으로 입력 간의 전압 차이가 발생합니다. 0이 됩니다(가능한 경우).

그들은 종종 나에게 아날로그 전자 장치에 대해 질문하기 시작했습니다. 세션이 학생들을 당연하게 여겼습니까? ;) 좋아요, 이제 약간의 교육 활동을 할 시간입니다. 특히 연산 증폭기 작동에 관한 것입니다. 그것은 무엇이며 무엇과 함께 먹으며 계산하는 방법입니다.

이게 뭔가요
연산 증폭기는 두 개의 입력, 절대... 흠... 높은 신호 이득과 하나의 출력을 갖춘 증폭기입니다. 저것들. U out = K*U in이 있고 K는 이상적으로 무한대와 같습니다. 물론 실제로는 그 수치가 더 적습니다. 1,000,000이라고 가정해 보겠습니다. 하지만 이러한 숫자도 직접 적용해 보면 깜짝 놀라게 됩니다. 따라서 유치원과 마찬가지로 크리스마스 트리 하나, 둘, 셋, 많은 크리스마스 트리-여기에는 많은 강화가 있습니다.) 그게 전부입니다.

그리고 입구가 2개 있습니다. 그리고 그 중 하나는 직접이고 다른 하나는 역입니다.

게다가 입력은 하이 임피던스입니다. 저것들. 입력 임피던스는 이상적인 경우에는 무한대이고 실제 경우에는 매우 높습니다. 그 수는 수백 메가옴 또는 심지어 기가옴에 이릅니다. 저것들. 입력의 전압을 측정하지만 영향은 최소화됩니다. 그리고 연산 증폭기에는 전류가 흐르지 않는다고 가정할 수 있습니다.

이 경우의 출력 전압은 다음과 같이 계산됩니다.

U 아웃 =(U 2 -U 1)*K

분명히 직접 입력의 전압이 역 입력의 전압보다 크면 출력은 플러스 무한대입니다. 그렇지 않으면 마이너스 무한대가 됩니다.

물론 실제 회로에는 무한 플러스와 마이너스가 없으며 증폭기의 가능한 최고 및 최저 공급 전압으로 대체됩니다. 그리고 우리는 다음을 얻게 될 것입니다:

비교기
두 개의 아날로그 신호를 비교하고 어떤 신호가 더 큰지 판단할 수 있는 장치입니다. 이미 흥미롭습니다. 당신은 그것에 대한 많은 응용 프로그램을 생각해 낼 수 있습니다. 그건 그렇고, 대부분의 마이크로 컨트롤러에는 동일한 비교기가 내장되어 있으며 생성에 대한 기사에서 AVR의 예를 사용하여 사용 방법을 보여주었습니다. 비교기는 .

그러나 문제는 하나의 비교기에만 국한되지 않습니다. 피드백을 도입하면 연산 증폭기에서 많은 작업을 수행할 수 있기 때문입니다.

피드백
출력에서 신호를 받아 입력으로 바로 보내면 피드백이 발생합니다.

긍정적 인 피드백
출력에서 직접 신호를 직접 입력으로 가져와서 구동해 보겠습니다.

• 전압 U1은 0보다 큽니다 - 출력 -15V
• 전압 U1은 0보다 작습니다. 출력은 +15V입니다.

전압이 0이면 어떻게 되나요? 이론적으로 출력은 0이어야 합니다. 그러나 실제로는 전압이 0이 될 수 없습니다. 결국 오른쪽의 전하가 왼쪽의 전하보다 전자 1개 더 크더라도 이는 이미 전위를 무한 이득으로 출력으로 유도하기에 충분합니다. 그리고 출력에서 ​​모든 지옥이 시작될 것입니다. 신호는 비교기의 입력에서 유발되는 무작위 교란의 속도로 여기 저기 점프합니다.

이 문제를 해결하기 위해 히스테리시스가 도입되었습니다. 저것들. 한 상태에서 다른 상태로 전환하는 사이의 일종의 간격입니다. 이를 위해 다음과 같은 긍정적인 피드백이 도입됩니다.

이 순간 역 입력에 +10V가 있다고 가정합니다. 연산 증폭기의 출력은 마이너스 15V입니다. 직접 입력에서는 더 이상 0이 아니지만 분배기의 출력 전압의 작은 부분입니다. 약 -1.4V 이제 역 입력의 전압이 -1.4V 아래로 떨어질 때까지 연산 증폭기 출력은 전압을 변경하지 않습니다. 그리고 전압이 -1.4 아래로 떨어지면 연산 증폭기의 출력이 +15로 급격하게 점프하고 직접 입력에서 이미 +1.4V의 바이어스가 발생합니다.

그리고 비교기 출력의 전압을 변경하려면 U1 신호가 +1.4의 상위 레벨에 도달하기 위해 2.8V까지 증가해야 합니다.

1.4V에서 -1.4V 사이에는 감도가 없는 일종의 간격이 나타납니다. 간격의 폭은 R1과 R2의 저항 비율에 의해 제어됩니다. 임계 전압은 Uout/(R1+R2) * R1로 계산됩니다. 1~100이 +/-0.14V를 제공한다고 가정해 보겠습니다.

그러나 여전히 연산 증폭기는 네거티브 피드백 모드에서 더 자주 사용됩니다.

부정적 피드백
좋습니다. 다른 말로 표현해 보겠습니다.

부정적인 피드백의 경우 연산 증폭기는 흥미로운 특성을 가지고 있습니다. 입력의 전압이 같아지도록 항상 출력 전압을 조정하려고 시도하므로 차이가 0이 됩니다.
호로비츠와 힐 동지의 위대한 책에서 이것을 읽기 전까지 나는 OU의 작업에 참여할 수 없었습니다. 그러나 그것은 간단하다는 것이 밝혀졌습니다.

연발총
그리고 우리는 중계기를 얻었습니다. 저것들. 입력 U 1에서, 역 입력 U out = U 1에서. 음, U out = U 1 이라는 것이 밝혀졌습니다.

문제는 왜 우리에게 그러한 행복이 필요한가입니다. 전선을 직접 연결할 수 있어 연산 증폭기가 필요하지 않습니다!

가능하지만 항상 그런 것은 아닙니다. 이 상황을 상상해 봅시다. 저항 분배기 형태로 만들어진 센서가 있습니다.

저항이 낮을수록 값이 변경되고 분배기의 출력 전압 분포가 변경됩니다. 그리고 우리는 전압계로 그 값을 읽어야 합니다. 그러나 전압계에는 비록 크긴 하지만 자체 내부 저항이 있지만 이로 인해 센서의 판독값이 변경됩니다. 또한 전압계는 필요하지 않지만 전구의 밝기를 변경하려면 어떻게 해야 할까요? 여기에는 더 이상 전구를 연결할 방법이 없습니다! 따라서 연산 증폭기를 사용하여 출력을 버퍼링합니다. 입력 저항은 크고 그 영향은 최소화되며 출력은 전구를 작동하기에 충분한 상당한 전류(수십 밀리암페어 또는 수백 암페어)를 제공할 수 있습니다.
일반적으로 중계기에 대한 응용 프로그램을 찾을 수 있습니다. 특히 정밀 아날로그 회로에서는 더욱 그렇습니다. 또는 한 단계의 회로가 다른 단계를 분리하기 위해 다른 단계의 작동에 영향을 미칠 수 있는 경우도 있습니다.

증폭기
이제 귀를 시험해 보겠습니다. 피드백을 받아 전압 분배기를 통해 접지에 연결해 보겠습니다.

이제 출력 전압의 절반이 역 입력에 공급됩니다. 그러나 증폭기는 여전히 입력 전압을 균등화해야 합니다. 그는 무엇을 해야 합니까? 맞습니다. 결과적인 분배기를 보상하기 위해 출력 전압을 이전보다 두 배 높게 높이십시오.

이제 직선 위에 U 1이 있을 것입니다. 역 U out /2 = U 1 또는 U out = 2*U 1입니다.

비율이 다른 제수를 넣으면 상황은 같은 방식으로 바뀔 것입니다. 마음 속으로 전압 분배기 공식을 바꿀 필요가 없도록 즉시 알려 드리겠습니다.

유 아웃 = 유 1 *(1+R 1 /R 2)

매우 간단한 것으로 나누어진 것을 기억하는 것은 니모닉입니다.

입력 신호는 U out의 저항기 R 2, R 1 체인을 통과하는 것으로 나타났습니다. 이 경우 증폭기의 직접 입력은 0으로 설정됩니다. 연산 증폭기의 습관을 기억해 봅시다. 직접 입력과 동일한 전압이 역 입력에서 생성되도록 후크 또는 사기꾼을 통해 시도합니다. 저것들. 영. 이를 수행하는 유일한 방법은 출력 전압을 0 아래로 낮추어 지점 1에 0이 나타나도록 하는 것입니다.

그래서. U out = 0이라고 상상해 봅시다. 아직은 0입니다. 예를 들어 입력 전압은 U out에 대해 10V입니다. R 1과 R 2의 제수는 이를 반으로 나눌 것입니다. 따라서 지점 1에는 5V가 있습니다.

5V는 0이 아니며 연산 증폭기는 지점 1이 0이 될 때까지 출력을 낮춥니다. 이렇게 하려면 출력이 (-10)V가 되어야 합니다. 이 경우 입력을 기준으로 차이는 20V가 되며 분배기는 지점 1에서 정확히 0을 제공합니다. 인버터가 있습니다.

그러나 분배기가 다른 계수를 생성하도록 다른 저항을 선택할 수도 있습니다!
일반적으로 이러한 증폭기의 이득 공식은 다음과 같습니다.

U 아웃 = - U in * R 1 / R 2

자, xy에서 xy를 빠르게 암기하기 위한 니모닉 그림입니다.

U 2 와 U 1 이 각각 10V라고 가정해 보겠습니다. 그러면 두 번째 지점에서는 5V가 됩니다. 그리고 출력은 첫 번째 지점에서도 5V가 되도록 되어야 합니다. 즉, 0입니다. 따라서 10볼트에서 10볼트를 빼면 0이 됩니다. 좋아요 :)

U 1이 20V가 되면 출력은 -10V로 낮아져야 합니다.
스스로 계산해 보십시오. U 1과 U out의 차이는 30V입니다. 저항 R4를 통과하는 전류는 (U 1 -U out)/(R 3 +R 4) = 30/20000 = 0.0015A이고 저항 R 4를 통과하는 전압 강하는 R 4 *I 4 = 10000 * 0.0015 = 15볼트. 20개의 입력 강하에서 15V 강하를 빼면 5V가 됩니다.

따라서 우리 연산 증폭기는 10에서 20을 뺀 산술 문제를 해결하여 -10V가 되었습니다.

더욱이 문제에는 저항기에 의해 결정되는 계수가 포함되어 있습니다. 단순화를 위해 동일한 값의 저항을 선택했기 때문에 모든 계수는 1과 같습니다. 그러나 실제로 임의의 저항을 사용하면 입력에 대한 출력의 의존성은 다음과 같습니다.

U 아웃 = U 2 *K 2 - U 1 *K 1

K 2 = ((R 3 +R 4) * R 6) / (R 6 +R 5)*R 4
K 1 = R 3 / R 4

계수 계산 공식을 기억하는 니모닉 기술은 다음과 같습니다.
계획에 따르면 맞습니다. 분수의 분자가 맨 위에 있으므로 전류 흐름 회로의 위쪽 저항을 더하고 아래쪽 저항을 곱합니다. 분모는 아래에 있으므로 낮은 저항을 더하고 위쪽 저항을 곱합니다.

여기에서는 모든 것이 간단합니다. 왜냐하면 포인트 1이 지속적으로 0으로 감소하면, 여기에 흐르는 전류는 항상 U/R과 동일하다고 가정할 수 있으며 노드 번호 1에 들어가는 전류는 합산됩니다. 피드백 저항에 대한 입력 저항의 비율에 따라 유입 전류의 가중치가 결정됩니다.

원하는 만큼 가지를 그릴 수 있지만 저는 두 개만 그렸습니다.

U 아웃 = -1(R 3 *U 1 /R 1 + R 3 *U 2 /R 2)

입력(R 1, R 2)의 저항은 전류량, 즉 수신 신호의 총 중량을 결정합니다. 내 것처럼 모든 저항을 동일하게 만들면 가중치는 동일하고 각 항의 곱셈 계수는 1과 같습니다. 그리고 U out = -1(U 1 +U 2)

비반전 가산기
여기서는 모든 것이 조금 더 복잡하지만 비슷합니다.

Uout = U 1 *K 1 + U 2 *K 2

K 1 = R 5 / R 1
K 2 = R 5 / R 2

또한 피드백의 저항은 방정식 R 3 / R 4 = K 1 + K 2가 관찰되도록 해야 합니다.

일반적으로 연산 증폭기를 사용하여 모든 수학 작업을 수행하고 도함수와 적분을 더하고, 곱하고, 나누고, 계산할 수 있습니다. 그리고 거의 즉시. 아날로그 컴퓨터는 연산 증폭기를 사용하여 만들어집니다. 나는 심지어 SUSU의 5층에서 이런 것 중 하나를 봤습니다. 방 반 개 크기의 바보 같은 것이었습니다. 여러 개의 금속 캐비닛. 프로그램은 서로 다른 블록을 와이어로 연결하여 작성됩니다 :)

반전 증폭기는 가장 간단하고 가장 일반적으로 사용되는 아날로그 회로 중 하나입니다. 단 두 개의 저항만으로 필요한 이득을 설정할 수 있습니다. 계수를 1보다 작게 만들어 입력 신호를 약화시키는 것을 방지할 수 있는 방법은 없습니다.

종종 다른 R3이 회로에 추가되며 저항은 R1과 R2의 합과 같습니다.

반전 증폭기의 작동 방식을 이해하기 위해 간단한 회로를 시뮬레이션해 보겠습니다. 입력 전압은 4V이고 저항의 저항은 R1=1k, R2=2k입니다. 물론 이 모든 것을 공식에 ​​대입하고 결과를 즉시 계산하는 것도 가능하지만 이 체계가 어떻게 작동하는지 정확히 살펴보겠습니다.

연산 증폭기의 기본 작동 원리를 상기시켜 보겠습니다.

규칙 1번 - 연산 증폭기는 OOS(네거티브 피드백)를 통해 입력의 출력에 영향을 미치며, 그 결과 반전(-) 및 비반전(+)의 두 입력 모두에서 전압이 균등화됩니다.

비반전 입력(+)은 접지, 즉 전압이 0V라는 점에 유의하세요. 규칙 1번에 따라 반전 입력(-)도 0V가 되어야 합니다.

따라서 우리는 저항 R1 단자의 전압을 알고 있으며 저항은 1k입니다. 따라서 도움을 받아 계산을 수행하고 저항 R1을 통해 흐르는 전류의 양을 계산할 수 있습니다.

IR1 = UR1/R1 = (4V-0V)/1k = 4mA.

규칙 2번 - 증폭기 입력은 전류를 소비하지 않습니다.

따라서 R1을 통해 흐르는 전류는 계속해서 R2를 통해 흐릅니다!

다시 옴의 법칙을 사용하여 저항 R2에서 어떤 전압 강하가 발생하는지 계산해 보겠습니다. 우리는 저항을 알고 그것을 통과하는 전류를 알고 있습니다. 따라서:

UR2 = IR2R2 = 4mA *2k = 8V.

출력에 8V가 있다는 것이 밝혀졌습니다. 그런 식으로는 확실히 아닙니다. 이것이 반전 증폭기라는 점을 상기시켜 드리겠습니다. 즉, 입력에 양의 전압을 적용하고 출력에서 ​​음의 전압을 제거하는 경우입니다. 어떻게 이런 일이 발생하나요?

이는 피드백이 반전 입력(-)에 설치되어 있고 입력 전압을 균등화하기 위해 증폭기가 출력 전위를 낮추기 때문입니다. 저항 연결은 단순한 것으로 간주될 수 있으므로 연결 지점의 전위가 0이 되려면 출력이 마이너스 8V(Uout)여야 합니다. = -(R2/R1)*Uin.

규칙 3과 관련된 또 다른 문제가 있습니다.

규칙 3번 - 입력 및 출력의 전압은 연산 증폭기의 양극 공급 전압과 음극 공급 전압 사이의 범위에 있어야 합니다.

즉, 우리가 계산한 전압이 실제로 증폭기를 통해 얻어지는지 확인해야 한다. 초보자들은 종종 증폭기가 자유 에너지의 원천으로 작동하고 무에서 전압을 생성한다고 생각합니다. 하지만 앰프가 작동하려면 전력도 필요하다는 점을 기억해야 합니다.
클래식 앰프는 -15V 및 +15V의 전압에서 작동합니다. 이러한 상황에서 우리가 계산한 -8V는 이 범위에 있으므로 실제 전압입니다.

그러나 최신 증폭기는 5V 이하에서 작동하는 경우가 많습니다. 이러한 상황에서는 증폭기가 마이너스 8V 출력을 제공할 가능성이 없습니다. 따라서 회로를 설계할 때 이론적 계산은 항상 현실과 물리적 능력에 의해 뒷받침되어야 한다는 점을 항상 기억하십시오.

반전 증폭기에는 한 가지 단점이 있다는 점에 유의해야 합니다. 증폭기 입력은 매우 높은 저항을 갖고 있고 대부분의 경우 무시할 수 있을 만큼 전류를 거의 소비하지 않기 때문에 신호 소스를 로드하지 않는 것이 무엇인지 이미 알고 있습니다(규칙 #2).

반전 증폭기의 입력 저항은 저항 R1의 저항과 동일하며 실제로 범위는 1k~1M입니다. 비교하자면, 전계 효과 트랜지스터 입력이 있는 증폭기의 저항은 수백 메가옴, 심지어 기가옴 정도입니다! 따라서 때로는 증폭기 앞에 전압 팔로워를 설치하는 것이 좋습니다.

전자공학 과정에는 중요한 주제가 많이 있습니다. 오늘 우리는 연산 증폭기를 이해하려고 노력할 것입니다.
다시 시작하다. 연산 증폭기는 가능한 모든 방법으로 아날로그 신호를 사용하여 작동할 수 있게 해주는 "사물"입니다. 가장 단순하고 가장 기본적인 것은 증폭, 감쇠, 덧셈, 뺄셈 및 기타 여러 가지(예: 미분 또는 로그)입니다. 연산 증폭기(이하 연산 증폭기라고 함)에 대한 대부분의 작업은 포지티브 피드백과 네거티브 피드백을 사용하여 수행됩니다.
이 기사에서는 특정 "이상적인" 연산 증폭기를 고려할 것입니다. 특정 모델로 전환하는 것은 의미가 없습니다. 이상적으로는 입력 저항이 무한대가 되는 경향이 있고(따라서 입력 전류가 0이 되는 경향이 있음), 반대로 출력 저항이 0이 되는 경향이 있음을 의미합니다(이는 부하가 출력 전압에 영향을 미치지 않아야 함을 의미합니다). ). 또한 이상적인 연산 증폭기는 모든 주파수의 신호를 증폭해야 합니다. 글쎄요, 가장 중요한 것은 피드백이 없을 때의 이득도 무한대인 경향이 있다는 것입니다.

요점을 파악하세요

연산 증폭기는 다이어그램에서 정삼각형으로 상징되는 경우가 많습니다. 왼쪽에는 "-"와 "+"로 표시된 입력이 있고 오른쪽에는 출력이 있습니다. 전압은 모든 입력에 적용될 수 있으며, 그 중 하나는 전압의 극성을 변경하고(이것이 바로 반전이라고 불리는 이유입니다), 다른 하나는 그렇지 않습니다(비반전이라고 가정하는 것이 논리적입니다). 연산 증폭기 전원 공급 장치는 대부분 양극성입니다. 일반적으로 양극 및 음극 공급 전압은 동일한 값을 갖습니다(그러나 부호는 다릅니다!).
가장 간단한 경우에는 전압 소스를 연산 증폭기 입력에 직접 연결할 수 있습니다. 그런 다음 출력 전압은 다음 공식에 따라 계산됩니다.
여기서 는 비반전 입력의 전압, 는 반전 입력의 전압, 는 출력 전압, 는 개방 루프 이득입니다.
Proteus 관점에서 이상적인 연산 증폭기를 살펴보겠습니다.


나는 당신이 그와 "놀이"할 것을 제안합니다. 비반전 입력에는 1V의 전압이 인가되었습니다. 3V를 반전시키려면. 우리는 "이상적인" 연산 증폭기를 사용합니다. 그래서 우리는 다음을 얻습니다: . 하지만 여기에는 리미터가 있습니다. 왜냐하면 공급 전압 이상으로 신호를 증폭할 수 없습니다. 따라서 출력에서는 여전히 -15V를 얻습니다. 결과:


게인을 변경해 봅시다(그래서 제 말을 믿으세요). 전압 이득 매개변수를 2와 동일하게 만듭니다. 동일한 문제가 명확하게 해결되었습니다.

반전 증폭기와 비반전 증폭기의 예를 이용한 연산 증폭기의 실제 적용

이 두 가지가 있습니다 기본규칙:
나. 연산 증폭기 출력은 차동 전압(반전 입력과 비반전 입력의 전압 차이)을 0으로 만드는 경향이 있습니다.
II. 연산 증폭기 입력은 전류를 소비하지 않습니다.
첫 번째 규칙은 피드백을 통해 구현됩니다. 저것들. 전압은 전위차가 0이 되는 방식으로 출력에서 ​​입력으로 전달됩니다.
말하자면 이것은 OU 주제의 "신성한 표준"입니다.
그리고 지금은 좀 더 구체적으로 말씀드리겠습니다. 반전 증폭기정확히 다음과 같습니다(입력 위치에 주의하세요).


첫 번째 "정경"을 기반으로 우리는 비율을 얻습니다.
, 공식을 사용하여 "약간의 마법"을 적용한 후 반전 연산 증폭기의 이득 값을 도출합니다.

위 스크린샷에는 코멘트가 필요하지 않습니다. 모든 것을 연결하고 직접 확인하십시오.

다음 단계 - 비반전증폭기.
여기에서도 모든 것이 간단합니다. 전압은 비반전 입력에 직접 적용됩니다. 반전 입력에는 피드백이 제공됩니다. 반전 입력의 전압은 다음과 같습니다.
, 그러나 첫 번째 규칙을 적용하면 다음과 같이 말할 수 있습니다.

그리고 다시 고등 수학 분야의 "거대한" 지식을 통해 우리는 다음 공식으로 나아갈 수 있습니다.
원하는 경우 다시 확인할 수 있는 포괄적인 스크린샷을 제공하겠습니다.

마지막으로 연산 증폭기가 전압만 증폭할 수 있다는 인상을 받지 않도록 몇 가지 흥미로운 회로를 알려 드리겠습니다.

전압 팔로워(버퍼 증폭기).작동 원리는 트랜지스터 중계기와 동일합니다. 고부하 회로에 사용됩니다. 또한 회로에 원치 않는 전압 분배기가 포함되어 있는 경우 임피던스 정합 문제를 해결하는 데 사용할 수 있습니다. 이 계획은 천재적일 정도로 간단합니다.

가산 증폭기.여러 신호를 추가(뺄셈)해야 하는 경우에 사용할 수 있습니다. 명확성을 위해 다음은 다이어그램입니다(입력 위치에 주의하세요).


또한 R1 = R2 = R3 = R4, R5 = R6이라는 사실에도 주의하세요. 이 경우 계산 공식은 다음과 같습니다. (익숙하지 않나요?)
따라서 비반전 입력에 공급되는 전압 값이 더하기 기호를 "획득"한다는 것을 알 수 있습니다. 반전 하나 - 마이너스.

결론

연산 증폭기 회로는 매우 다양합니다. 더 복잡한 경우에는 능동 필터 회로, ADC 및 저장 샘플링 장치, 전력 증폭기, 전류-전압 변환기 및 기타 여러 회로를 찾을 수 있습니다.

소스 목록

연산 증폭기와 전자 장치 전반에 빠르게 익숙해지는 데 도움이 되는 간단한 소스 목록:
위키피디아
P. 호로비츠, W. 힐. "회로 설계의 예술"
B. 베이커. “디지털 개발자가 아날로그 전자 장치에 대해 알아야 할 사항”
전자공학 강의 노트(가급적 본인의 강의 노트)
UPD:감사합니다 UFO초대를 위해

) 우리는 OP97과 AD620으로 작업할 것입니다. 먼저 AD620을 살펴보겠습니다. 이에 대한 데이터 시트에는 다음과 같이 표시되어 있습니다.

그림 2b

AD620은 계측 연산 증폭기입니다. Instrumental이라는 단어는 기존 연산 증폭기에 비해 더 나은 특성을 나타냅니다. 증폭된 신호는 +IN 및 –IN 입력에 공급됩니다. 이 증폭기의 이득은 Rg 입력에 연결된 저항을 사용하여 설정됩니다(각각 1번과 8번 두 개가 있음). 어떤 저항이 어떤 게인 팩터에 해당하는지 - 데이터시트를 살펴보세요. AD620 연산 증폭기의 전원 공급 장치는 양극성입니다. 이는 +Vs 및 -Vs로 지정된 전원 공급 장치용 핀이 있음을 의미합니다. 이제 예를 들어 5V 배터리에 연결하면 (배터리의 마이너스는 -Vs에 연결되고 플러스는 각각 +Vs에 연결되어야 함) 신호 입력에 전위차를 적용합니다. IN과 증폭이 필요한 –IN은 각각 OUTPUT 핀과 지점에 연결하여 이 장치에서 K배(여기서 K는 Rg로 지정된 이득 - 위 참조)만큼 증폭된 신호를 제거할 수 있습니다. 2.5V의 전위로 회로에 조립 중입니다. 비교적마이너스 배터리. 배터리의 마이너스를 기준으로 전위가 2.5V인 지점을 영점이라고 합니다. 이는 증폭기의 OUTPUT 핀에서 전위(증폭된 신호)가 측정되는 제로입니다. 이 점은 그림 3b와 같은 일반적인 저항 분배기를 사용하여 얻을 수 있습니다.

그림 3b

따라서 이 연산 증폭기의 가장 간단한 연결 다이어그램은 다음과 같습니다.

그래서 배터리도 추가 영점 기준+2.5V의 전위를 가지며, 영점에 대한 배터리 마이너스의 전위는 –2.5V입니다(그림 3b 참조). 즉, 영점 전위는 배터리의 플러스와 마이너스의 정확히 중간입니다. 따라서 이 전원 공급 방법의 이름은 바이폴라 전원 공급 장치입니다(증폭기의 -Vs 출력에 영점을 기준으로 마이너스 2.5V를 적용하고 +Vs에 영점을 기준으로 2.5V를 더한 것으로 나타났기 때문). .
또한 회로의 0을 기준으로 증폭기의 +IN 및 -IN 입력에 공급되는 전위는 전원의 전위와 동일한 제한 내의 값을 가져야 합니다. 즉, -Vs와 +Vs에 각각 -2.5V와 +2.5V를 적용하면 -IN과 +IN에 각각 230V와 230.1V를 공급할 수 없습니다. 이 예에서는 전위차 230.1–230 = 0.1V가 작지만 증폭되지 않습니다. 데이터시트를 사용하여 해당 연산 증폭기의 입력에서 허용 가능한 전위 범위를 알아내는 것이 필요합니다. 예를 들어 AD620의 경우 입력 전압 범위 데이터시트에 따라 -Vs 및 +Vs에서 -2.5V 및 2.5V로 전원이 공급될 때 -IN 또는 +IN에서 0에 상대적인 전압은 다음을 초과해서는 안 됩니다. Vs–1.2V = 2.5–1.2 = 1.3V 및 –Vs+1.9V = –2.5+1.9 = –0.6V. 이는 예를 들어 –IN과 +IN에 각각 0.2V와 0.3V를 인가하면 이제 –IN과 +IN 사이의 전위차가 이미 동일한 0.1V만큼 증폭될 수 있다는 의미입니다. 심전도 회로(그림 5 참조)에서는 증폭기의 입력에 공급되는 인체의 전위가 전원의 전위와 동일한 범위 내에 있도록 전원의 영점을 연결합니다. 환자의 오른쪽 다리에 소위 기준 전극을 사용합니다(이 연결을 "오른쪽 다리 드라이버"라고도 합니다. 결과적으로 인체의 전위는 앰프 전원의 영점 내에서 변동하므로 Vs–1.2V, –Vs+1.9V 범위에 속하게 됩니다.
다음과 같은 중요한 기능도 있습니다. 증폭기의 출력 전압은 OUTPUT 및 회로의 중성선을 기준으로 측정해야 하지만 실제로 일부 연산 증폭기는 하나 또는 다른 상수 값만큼 출력 신호에 시프트를 추가하는 경우가 있습니다. 따라서 이러한 연산 증폭기에서는 이 상수 값을 제거하고 궁극적으로 회로의 중성선에 대한 측정이 올바른지 확인하기 위해 일반적으로 전위가 0인 REF 출력(소위 기준 입력)이 제공됩니다. 회로를 적용해야 합니다. 또한 출력 저항이 최소인 소스에서 REF 핀에 0 전위를 적용해야 합니다. 그렇지 않으면 REF에 0 전위를 적용하면 원하는 효과를 얻을 수 없습니다. 따라서 일반적으로 소위 리피터 회로에 따라 연결된 연산 증폭기를 통해 REF 입력에 제로 전위가 공급됩니다. 알려진 바와 같이 출력 저항은 0에 가깝고 입력 저항은 반대로 엄청난 가치로. 중계기의 입력에는 제로 전위가 적용되며 이득은 1과 같습니다. 중계기의 출력에서 ​​제로 전위가 제거되어 REF에 적용됩니다. 리피터 회로에 따라 연결된 연산 증폭기는 다음과 같습니다.

그림 5b

그러면 REF가 있는 증폭기의 연결 회로는 다음과 같습니다.

그림 6b

심전도 회로에서 AD620 증폭기에 대한 기준 전압을 생성하는 중계기는 OP97을 기반으로 구축되었습니다(그림 8 참조). 여기서 OP97의 양극 입력에는 제로 전위가 적용되고 OP97의 출력에서는 이 목적을 위해 특별히 설계된 AD620 증폭기의 REF 핀에는 기준 영전위가 공급됩니다. OP97도 양극성입니다.
양극성 전원 공급 장치를 갖춘 연산 증폭기 외에도 TLC272와 같은 소위 단극성 연산 증폭기도 있습니다. 이러한 증폭기의 경우 출력 전압은 영점이 아닌 배터리 마이너스를 기준으로 측정되므로 이러한 연산 증폭기에 전원을 공급하는 단자는 GND (여기서는 배터리 마이너스) 및 VDD ( 여기에 플러스).
글쎄, 그게 전부일 것입니다. 이 정보는 심전도 회로의 증폭기 어디에서 무엇을 공급하고 무엇을 측정해야 하는지 이해하는 데 충분합니다.

연산 증폭기에 대한 자세한 내용은 여기에서 확인할 수 있습니다.

추신."손끝에서" 수학, 물리학, 기술의 개념을 설명하는 데 관심이 있는 사람들에게 이 책, 특히 "수학", "물리학" 섹션의 장을 추천할 수 있습니다. "기술"(구매할 수 있는 책 자체 또는 책의 개별 장).